のや、さらに適当な方法で単結晶化させたものな ど、さまざまな半導体層に形成することができ る。

(発明の効果)

本発明の半導体メモリセルは、セル間干渉が生じず、浅い溝深さで大きなセル容量が得られ、ソフトエラー率が小さく、素子分離領域が不要である。しかもビット線コンタクトを隣りのセルとである。でき、セル面積の微少化ができる。また溝側の一下である。というできない。さらにない。なり、チング用FETのリークパスをカットできるため情報保持特性が悪化することはない。さらになイッチング用FETの基板領域は一定電圧が供給されているために誤動作することもない。このように本発明の効果は非常に大きい。

4.図面の簡単な説明

第1図(a)は本発明の一実施例のピット線方向の断面図、第1図(b)は第1図(a)のA-A'

において切り出したワード線方向の断面図、第2 図(a)はIVECセルのピット線方向の断面図、 第2図(b)は第2図(a)のA-A'において切り 出したワード線方向の断面図である。

代理人 弁理士 本庄伸介

